Successive approximation register for CMOS technology process

Full Text

Введение

Широкое распространение цифровой техники и необходимость обработки данных с датчиков физических величин (таких как температура, давление, положение и др.) привели к созданию аналого-цифрового преобразователя (АЦП). Поскольку эти величины могут иметь различную природу, то вначале их преобразуют в электрические сигналы соответствующими датчиками, а затем при помощи АЦП приводят в цифровую форму для дальнейшей обработки. При всём разнообразии различных типов АЦП, мы выделим один из наиболее используемых типов, известный как АЦП последовательного приближения (successive approximation ADC в англоязычной терминологии) или АЦП с поразрядным уравновешиванием.

АЦП последовательного приближения преимущественно применяют для недорогих приложений со средним и высоким разрешением. Зачастую, они имеют меньшее разрешение, чем сигма-дельта АЦП, но большую скорость преобразования. Разрешение составляет от 8 до 18 бит, с типичной скоростью выборки около – 3 мега выборок в секунду. При этом обладают низким энергопотреблением, простотой использования и достаточно высокой точностью, что необходимо при построении портативных приборов [1].

Регистр последовательных приближений (РПП, или Successive Approximation Register (SAR) в англоязычной терминологии) в данном типе АЦП играет основную роль. С его помощью осуществляется формирование кода числа, которое определяет состояние ключей, подключающих или отключающих образцовые напряжения или токи.

Метод последовательного приближения

При рассмотрении метода последовательного приближения будем использовать классическую структуру АЦП последовательного приближения (рис. 1) [2].

Рис. 1. Структурная схема АЦП последовательного приближения

В состав АЦП последовательного приближения входят следующие основные блоки:

• Устройство выборки-хранения (УВХ). Оно хранит величину входного напряжения, присутствующего на входе АЦП, на длительность всего цикла преобразования.
• Компаратор. Он сравнивает величину аналогового напряжения, хранимого в УВХ с значениями на выходе ЦАП при разных кодах.
• Регистр последовательного приближения (РПП). Формирует коды, подающиеся на вход ЦАП. Напряжения, соответствующие эти кодам, с выхода ЦАП подаются на компаратор.
• Цифро-аналоговый преобразователь (ЦАП). Формирует напряжения на основе цифрового кода, поступающего от РПП.

Метод последовательного приближения является алгоритмом двоичного поиска. В начале преобразования в регистре устанавливается старший бит, в случае для 8‑битного АЦП его значение равно 10000000 (это значение, поданное на вход 8‑битного ЦАП, даст на его выходе напряжение, соответствующее 1/2 шкалы преобразования (ШП)). Затем компаратор сравнивает значение уровня входного сигнала (полученное УВХ перед началом преобразования и хранимое на всё время измерения) с выходом ЦАП. Если напряжение входного сигнала больше, то старший бит останется установленным, затем произойдёт установка следующего бита (значение регистра станет равным 11000000, что соответствует (1/2 + 1/4) ´ ШП) и будет снова произведено сравнение. Если напряжение входного сигнала окажется меньше, то данный бит сбросится, а следующий за ним установится и значение регистра станет равным 10100000 (соответствует (1/2 + 1/8) ´ ШП. Снова произойдет сравнение и запись нового значения в регистр. Каждый последующий установленный бит даёт в два раза меньшее приращение на выходе ЦАП. За 8 операций сравнения (тактов) преобразование будет полностью завершено.

Описание структуры и работы РПП

Разработанная схема 8 разрядного регистра последовательного приближения аналогична схемам К155ИР17 и К564ИР13 (зарубежные аналоги AV2504, MM54C905) и способна сформировать 2⁸ = 256 значений кода, а, следовательно, и 256 значений на выходе ЦАП [3].

В разработанной схеме можно выделить три функциональные части: блок формирования импульсов (рис. 2), блок объединения импульсов, регистр последовательного приближения (рис. 3).

Внешний тактовый сигнал подводится к блоку формирования импульсов. Его устройство аналогично схеме счётчика-делителя на 8 К561ИЕ9 (зарубежный аналог CD4022). При каждом такте на его входе CP появляется импульс - так называемая «бегущая единица» на одном из его выходов “0” ‑ “7”.

Формируемые им сигналы поступают на блок объединения импульсов. Он построен на комбинационной логике и представляет собой мультиплексор с выводом X2 выбора сигнала. Он выдаёт на выходах сигналы тактирования C1 и C2, необходимые РПП. При X2 = логический ”0” на выходы C1 и C2 блока поступают сигналы, сформированные путём объединения выводов “1” c “5” и “3” c “7” соответственно, а при X2 = логическая ”1”, выводы с “1” по “3” и с “5” по “7”. В результате имеем два варианта тактирования. В первом из них длительности импульсов C1 и C2 и задержка между ними равны, во втором длительности импульсов в три раза больше времени задержки между ними. Эта особенность может использоваться при оценке быстродействия и помехоустойчивости, а также даёт возможности выбора между внутренними частотами тактирования, отличающимися фактически в два раза.

Схема регистра имеет входы: DI - данных в последовательном коде, NS - начала преобразования и C1, C2 - тактирования. Имеет выходы: DO - данных в последовательном коде (идентичны данным на DI, но задержанным на один такт), “Q7” - “Q0” - результата преобразования и NCC -  окончания преобразования.

Регистр включает 8 идентичных ячеек хранения накапливаемых разрядов. Каждая ячейка состоит из синхронизируемых RS триггеров, а также логических элементов. Триггеры управляются с помощью двухфазной последовательности импульсов.

Исходное состояние регистра устанавливают подачей на вход NS уровня логического ”0”. При этом старший разряд регистра переходит в состояние логический ”0”, а остальные в состояние логическая ”1”.

Вход DI предназначен для данных поступающих от компаратора.

Запись информации в регистр происходит последовательно, начиная со старшего разряда. Одновременно соседний младший разряд переходит в состоянии 0.

Поступающую на вход информацию контролируют по выходу DO.

О заполнении регистра сигнализирует выход NCС, на котором устанавливается уровень логического ”0”. Записанная информация хранится до следующего цикла.

Рис. 2. Блок формирования импульсов

Рис. 3. Регистр последовательного приближения

Варианты применения регистра

Разработанный РПП можно настроить на работу как для разового заполнения регистра, так и для работы в непрерывном режиме - для этого следует соединить вывод NCC c NS.

Данный регистр позволяет реализовать режимы полного и укороченного цикла преобразования (актуально для АЦП низкой разрядности). Для этого следует подключить выход, следующий за младшим битом схемы, к NCC. Например, для 4-битного преобразования подключите “Q3” к NCC. При этом значения на “Q3” ‑ “Q0” следует игнорировать.

Данный РПП не предусматривает наращивание разрядности. Если она потребуется, то следует применять дополнительную комбинационную логику.

Представленный РПП можно использовать в качестве преобразователь последовательного кода в параллельный. Для этого данные в последовательном коде подаются на вход DI, а снимают их с выходов “Q7” - “Q0” по окончании заполнения регистра – установке на выходе NCC низкого уровня.

Отличительная особенность схемы РПП заключается во взаимодействии его функциональных частей, при котором запись данных в один из разрядов регистра вызывает запись логического “0” в последующий младший разряд. Эта особенность позволяет использовать РПП как кольцевой счетчик с «бегущим нулем». Для реализации этого режима на вход DI подаётся логическая единицу на весь период работы, а выход окончания преобразования NCС соединяется со входом начала преобразования NS.

Основные характеристики и результаты моделирования РПП

Типовое напряжение питания схемы составляет 3,3 В. Схема показала хорошую работоспособность во всех режимах работы для входных частот до 400 МГц. Собственный ток потребления при частоте 400 МГц на входе CP составляет 3,5 мА для случая, когда на входе Х2 логическая “1” и 4,2 мА при логическом “0”. При этом частота записи данных в ячейку составит 400 МГц / 8 = 50 МГц, и 400 МГц / 4 = 100 МГц соответственно. Потребление схемы при отсутствии тактирования составляет менее 500 мкА.

Выход схемы буферизирован и способен выдавать ток до 5 мА. Это позволяет подключать непосредственно к её выходу маломощные светодиоды, что может быть полезно, при разработке устройств обучения и ознакомления с работой РПП.

На рис. 4 представлены диаграммы тактовых сигналов при разных значениях сигнала X2.

Рис. 4. Диаграмма тактовых сигналов в зависимости от значения сигнала X2

На рис. 5 представлены диаграммы работы схемы при значении сигнала X2 = логическая ”1”.

Рис. 5. Диаграмма работы схемы

Диаграмма работы РПП в непрерывном и укороченном режиме в качестве кольцевого счётчика при значении сигнала X2 = логическая ”1” показана на рис. 6.

Рис. 6. Диаграмма работы в непрерывном и укороченном режиме в качестве кольцевого счётчика

Проектирование электрической схемы и топологии произведено в специализированной системе автоматизированного проектирования (САПР). При симуляции электрической схемы использовались SPICE модели, предоставленные кремниевой фабрикой. Топология прошла обязательную проверку на соблюдение проектных правил (Design rule check, DRC) и на соответствие электрической схеме (Layout vs. Schematic, LVS).

Размер кристалла составил 850 × 850 (мкм × мкм). Непосредственно сама схема без площадок и структур антистатической защиты составляет 152 × 172 (мкм × мкм).

Топология кристалла РПП представлена на рис. 7.

Рис. 7. Топология кристалла

Заключение

 В результате разработки получена схема регистра последовательного приближения. Она позволяет наглядно изучить принцип метода последовательного приближения, а также реализовать перечисленные выше не типовые варианты использования. Параметры схемы соответствуют типовым значениям серийно выпускаемых устройств [4]. Приведены основные диаграммы работы схемы.

Производство интегральной микросхемы было выполнено за счет средств Минобрнауки России в рамках федерального проекта «Подготовка кадров и научного фундамента для электронной промышленности» по гос. заданию на выполнение НИР «Разработка методики прототипирования электронной компонентной базы на отечественных микроэлектронных производствах на основе сервиса MPW (FSMR-2023-0008)».

________________________________________

© Белявцев А.В., Русанов А.В., 2025

About the authors

Andrey V. Belyavtcev

JSC «Research Institute of Electronic Technology»

Author for correspondence.
Email: ralval@rambler.ru

Engineer

Russian Federation, 5, St. Bolshevikov st., Voronezh 394033, Russia

Aleksandr V. Rusanov

Voronezh State Technical University; JSC «Research Institute of Electronic Technology»

Email: ralval@rambler.ru

Cand. Sc. (Technical), Associate Professor

Russian Federation, 84 20-letiya Oktyabrya, Voronezh 394006, Russia; 5, St. Bolshevikov st., Voronezh 394033, Russia

References

Supplementary files