Научная статья УДК 621.372.632 https://doi.org/10.31854/1813-324X-2024-10-6-7-18

# Реализация демодулятора сигналов с прямым расширением спектра

# с использованием методов передискретизации

**Бфим Александрович Брусин**, brusin.ea@sut.ru

Институт радионавигации и времени АО «Обуховский завод», Санкт-Петербург, 192012, Российская Федерация Санкт-Петербургский государственный университет телекоммуникаций им. проф. М.А. Бонч-Бруевича, Санкт-Петербург, 193232, Российская Федерация

### Аннотация

**Актуальность**. В последние годы широкое распространение в системах связи и навигации находят сигналы с прямым расширением спектра. В частности, эти сигналы превалируют в современных системах спутниковой навигации и используются в системах связи с кодовым разделением каналов. Поэтому задачи построения демодуляторов сигналов с прямым расширением спектра приобретают ключевое значение. Особую значимость при построении демодуляторов приобретает проблема их демодуляторов по скорости следования чипов.

**Цель исследования** состоит в том, чтобы предложить структуру демодулятора, ориентированную на решение указанной проблемы. Исследование основано на **методах** компьютерного моделирования.

**Решение.** В работе переложен подход к построению демодуляторов сигналов с прямым расширением спектра, основанный на современных методах цифровой обработки сигналов. Показано, что главным преимуществом предлагаемого подхода является возможность перестройки демодулятора по чиповой скорости. На основании полученных результатов предложена схема демодулятора сигналов с прямым расширением спектра, использующего методы передискретизации. Передискретизация сигнала, в свою очередь, реализуется на основе полиномиальной интерполяции с использованием полиномов Лагранжа. Предложена структура передискретизатора, подобная структуре интерполирующего фильтра с конечной импульсной характеристикой. Представленные результаты моделирования показывают эффективность предложенного подхода.

**Новизна.** Представляется, что распространенные в настоящее время подходы к реализации демодуляторов сигналов с прямым расширением спектра в части синхронизации по задержке не отвечают в достаточной степени современным требованиям. Построение схемы синхронизации по задержке на основе передискретизации практически не обсуждается в известных работах. В тоже время современные методы и устройства цифровой обработки сигналов позволяют обеспечить эффективную аппаратную реализацию рассматриваемой схемы. В этой связи предложенный в работе подход к построению демодуляторов представляется весьма актуальным.

**Значимость.** Результаты работы могут использоваться при построении демодуляторов сигналов с прямым расширением спектра для широкого круга систем связи и навигации. Структура с асинхронной дискретизацией, предложенная в работе, весьма перспективна особенно для демодуляторов, перестраиваемых по чиповой скорости.

**Ключевые слова:** прямое расширение спектра, демодулятор, асинхронная дискретизация, полиномиальная интерполяция, передискретизатор

**Ссылка для цитирования:** Брусин Е.А. Реализация демодулятора сигналов с прямым расширением спектра с использованием методов передискретизации // Труды учебных заведений связи. 2024. Т. 10. № 6. С. 7–18. DOI:10.31854/1813-324X-2024-10-6-7-18. EDN:JVRUQG

CC BY 4.0

Original research https://doi.org/10.31854/1813-324X-2024-10-6-7-18

## The Resampling Methods Direct Sequence Spread Spectrum Signal's Demodulator Implementation

🖲 Efim A. Brusin, brusin.ea@sut.ru

Institute of Radio Navigation and Time JSC «Obukhov Plant», St. Petersburg, 192012, Russian Federation The Bonch-Bruevich Saint-Petersburg State University of Telecommunications, St. Petersburg, 193232, Russian Federation

### Annotation

**Relevance.** The direct spread spectrum signals are widely used in navigation and communication systems recently. These signals prevail in modern satellite navigation systems and are used in various communication systems with code division multiplexing in particularly. In this regard, the tasks of building direct spread spectrum signals' demodulators have the key importance. Mach importance in the construction of demodulators is the problem chip rate variability.

*The purpose of the study* is to propose a demodulator structure focused on solving this problem. *Methods.* The research is based on computer modeling methods.

**Decision.** The paper proposes an approach to the construction of the direct spread spectrum signal's demodulators based on modern methods of digital signal processing. It is shown that the main advantage of the proposed approach is the possibility of rebuilding the variable chip rate demodulators. Based on the results obtained, a scheme for the direct spread spectrum signals demodulator using resampling methods is proposed. Resampling, in turn, is implemented on the basis of polynomial interpolation using Lagrange polynomials. The structure of the resampler is proposed, similar to the structure of an interpolating filter with a finite impulse response. The presented simulation results show the effectiveness of the proposed approach.

**Novelty**. It seems that the currently common methods of implementing direct spread spectrum signal in terms of delay synchronization do not sufficiently meet modern requirements. The implementation of delay synchronization schemes based on resampling is practically not discussed in well-known works. At the same time, modern methods and devices of digital signal processing make it possible to ensure an effective hardware implementation of the scheme in question. In this context, the approach proposed in the paper to the construction of demodulators seems to be very relevant.

**Significance.** The results of the work can be used in the construction with direct spread spectrum signals' demodulators for a wide range of communication and navigation systems. The synchronous sampling structure proposed in this paper is very promising, especially for variable chip rate demodulators.

**Key words:** direct sequence spread spectrum, demodulator, asynchronous sampling, polynomial interpolation, resampler

**For citation:** Brusin E.A. The Resampling Methods Direct Sequence Spread Spectrum Signal's Demodulator Implementation. *Proceedings of Telecommunication Universities.* 2024;10(6):7–18. (in Russ.) DOI:10.31854/1813-324X-2024-10-6-7-18. EDN:JVRUQG

### 1. Введение

Одной из ключевых проблем, возникающих при реализации цифрового демодулятора, является проблема синхронизации по задержке или, иначе говоря, синхронизация по границам символов (символьной синхронизации). Естественно, задача синхронизации в цифровых демодуляторах решается с учетом дискретизации принимаемого сигнала. Вопросы дискретизации, в частности, обсуждались в работах [1] и [2] в свете реализации методов передачи и приема сигналов в цифровых модемах.

В части реализации схемы дискретизации сигнала цифрового демодулятора можно выделить

два подхода: синхронная и асинхронная дискретизация. Структура демодулятора с синхронной дискретизацией представлена на рисунке 1а. Принимаемый сигнал поступает на вход схемы аналоговой обработки, а с выхода последней – на вход аналого-цифрового преобразователя (АЦП). Схема цифровой обработки формирует сигнал подстройки частоты управляемого генератора, формирующего сигнал частоты дискретизации. То есть синхронная дискретизация предполагает непосредственное управление частотой дискретизации АЦП.

Структура демодулятора с асинхронной дискретизацией представлена на рисунке 1b. В данном случае частота дискретизации АЦП формируется независимым генератором. А уже схема цифровой обработки решает вопросы синхронизации. Основным достоинством схемы с синхронной дискретизацией является простота реализации в части цифровой обработки сигнала. Проблемы возникают при решении задачи перестройки по скорости передачи данных.



Fig. 1. Synchronized (a) and No Synchronized (b) Sampling Demodulator

Для схемы с синхронной дискретизацией: перестройка по скорости передачи данных зачастую требует изменения частоты дискретизации и, как правило, – подстройку полосы фильтров, в функции которых входит ограничение полосы сигнала на входе АЦП для предотвращения эффекта наложения спектров. Схема с асинхронной дискретизацией свободна от этого недостатка, так как частота дискретизации может быть выбрана таким образом, чтобы избежать эффекта наложения спектров во всем диапазоне скоростей передачи данных.

При построении демодуляторов сигналов с прямым расширением спектра, в частности для аппаратуры потребителя глобальных навигационных спутниковых систем, как правило, используются методы синхронной дискретизации [3, 4]. Структура демодулятора сигналов с прямым расширением спектра, использующего подход с асинхронной дискретизацией, представлена на портале ComBlocks https://www.comblock.com/com1518soft.html. Однако демодулятор здесь описан достаточно поверхностно, не обсуждается проблема перестройки по чиповой скорости. В то же время для систем связи, навигации и систем сличения шкал времени, использующих сигналы с прямым расширением спектра, частота следования чипов может изменяться в значительном диапазоне<sup>1,2</sup> [5]. То есть подходы к построению демодулятора сигналов с прямым расширением спектра в целом достаточно известны, но реализация демодулятора с использованием схем асинхронной дискретизации практически не обсуждается. В то же время с развитием технологий цифровой обработки сигналов методы асинхронной дискретизации широко используются. В частности, такие подходы представлены в работах [1, 2, 6–8]. На рисунке 2 демонстрируется упрощенная схема символьной синхронизации демодулятора с асинхронной дискретизацией.



### Рис. 2. Асинхронная дискретизация. Схема символьной синхронизации

Fig. 2. No Synchronized Sampling. The Symbol Synchronization Scheme

Основой схемы является интерполятор. На вход интерполятора поступают отсчеты сигнала с выхода АЦП. На выходе интерполятора формируются отсчеты сигнала на частоте, равной удвоенной частоте следования символов сигнала.  $F_d$  – частота дискретизации (см. рисунок 2). Для систем без расширения спектра  $F_S$  – частота следования символов, а с прямым расширением спектра  $F_S$  – частота следования чипов. Сигнал с выхода согласованного фильтр (СФ) с частотой следования отсчетов  $2F_S$  поступает на вход схемы детектора петли синхронизации по задержке, а с выхода последнего – на

<sup>&</sup>lt;sup>1</sup>Интерфейсный контрольный документ. Радиосигналы и состав цифровой информации функционального дополнения системы ГЛОНАСС системы дифференциальной коррекции и мониторинга (редакция 1). URL: <u>https://sdcm.ru</u> (дата обращения 22.11.2023) <sup>2</sup> Российские космические системы. ГЛОНАСС. Интерфейсный контрольный документ. URL: <u>https://russianspacesystems.ru/bussines/</u> navigation/glonass/interfeysnyy-kontrolnyy-document (дата обращения 09.09.2024)

вход петлевого фильтра. На выходе петлевого фильтра формируются отсчеты сигнала управления фазой интерполятора – µ. Собственно, интерполятор в совокупности со схемой преобразования частоты дискретизации образуют передискретизатор.

Коэффициент передискретизации  $k_p$  определяется следующим образом:

$$k_p = \frac{2F_S}{F_d}.$$

Согласованный фильтр в схеме для сигнала с прямым расширением спектра – фильтр, реализованный на основе коррелятора с заданной расширяющей последовательностью. Собственно, структура демодулятора сигнала с прямым расширением спектра известна. Однако представляется, что использование традиционных подходов к решению задачи синхронизации по задержке на основе синхронной дискретизации затрудняет перестройку демодулятора по чиповой скорости. В этом смысле интерес представляет реализация демодулятора сигнала с прямым расширением спектра с использованием методов передискретизации. Таким образом, основными задачами представляемой статьи являются построение демодулятора с использованием передискретизации и исследование предложенного демодулятора методами компьютерного моделирования.

#### 2. Реализация демодулятора

Передискретизация сигнала, как правило, реализуется на основе полиномиальной интерполяции. Полиномиальный интерполятор был предложен в работе Фарроу [9], где рассматривалась реализация элемента с дробной задержкой на основе интерполяции с использованием полиномов Лагранжа. При реализации передискретизатора возможен ряд подходов. Структура Фарроу реализуется путем прямого вычисления интерполированных отсчетов. Интерполятор может быть также реализован на основе структуры, подобной фильтру с конечной импульсной характеристикой (КИХ-фильтру). Рассматриваемый подход иллюстрирует схема формирования передаваемого сигнала, представленная на рисунке 3. На вход схемы поступают отсчеты сигнала x<sub>i</sub> на удвоенной чиповой частоте. Для двухпозиционной фазовой модуляции (ФМ-2) логическая единица передается как +1, ноль как -1. Схема включает в себя накапливающий сумматор, формирующий отсчеты сигнала фазы передискретизации  $\mu_k$ . Отсчеты  $\mu_{k-1}$  задержанной фазы складываются с коэффициентом передискретизации.

Если  $\mu_k > 1$ , то отсчеты сигнала  $x_i$  записываются в буфер передискретизатора. При этом из текущего значения фазы передискретизатора вычитается единица:  $\mu_k = \mu_k - 1$ .



10

Отсчеты на выходе передискретизатора *у*<sub>k</sub> вычисляются как свертка хранящихся в таблице отсчетов полиномов с отсчетами сигнала:

$$y_k = \sum_{i=0}^{L_0 - 1 - i} L_{L_0 - 1 - i, M} x_i$$

где  $L_{L_0-1-i,M}$  – отсчеты интерполирующих полиномов Лагранжа;  $L_0$  – размерность полиномов; M – фаза передискретизатора;  $N_{\mu}$  – величина, связанная с размерностью таблицы; [·] – означает усечение до целого.

В качестве иллюстрации работы схемы на рисунках 4 и 5 показаны отсчеты сигналов передискретизатора. В рассматриваемом случае  $F_S = 20$  МГц,  $F_d = 140$  МГц. Коэффициент передискретизации  $k_P$  равен 2/7.  $L_0 = 8$ ,  $N_{\mu} = 1023$ . Соответственно, число фаз передискретизатора равно 1024, размерность таблицы полиномов – 8 на 1024.



Puc. 5. Отсчеты сигнала на выходе передискретизатора Fig. 5. Resampler Output Signals Samples

На рисунке 4 представлены отсчеты сигналов фазы передискретизатора и отсчеты сигнала  $x_i$ . Сигнал фазы передискретизатора представляет собой «пилу», наклон которой определяется значением коэффициента передискретизации. Заметим, что отсчеты входного сигнала записываются в буфер передискретизатора при переходе фазы через единицу. Вычисление отсчетов  $y_k$  производится синхронно с выходной частотой дискретизации  $F_d$  в соответствии с текущим значением фазы:

$$M = \lfloor \cdot \rfloor (1023 \cdot \mu_k).$$

Соответствующие выходные отсчеты передискретизатора представлены на рисунке 5.

Предлагаемая структура демодулятора сигнала с прямым расширением спектра, построенного на основе методов передискретизации, представлена на рисунке 6. Принимаемый сигнал поступает на вход схемы комплексного переноса. С выхода последнего – на вход фильтров нижних частот (ФНЧ), в функции которых входит удаление побочных продуктов переноса. Сигналы с выходов указанных ФНЧ поступают на входы каскадов фильтров, предназначенных для уменьшения частоты дискретизации – децимации сигнала. Как правило, децимация осуществляется с использованием СІСфильтров (СІС, аббр. от англ. Cascaded Integral-Comb Filters) [10]. СІС-фильтры обеспечивают децимацию сигнала с коэффициентом, равным степени двойки (2<sup>*K*</sup>).

Таким образом, частота дискретизации на выходе СІС-фильтров определяется по выражению:

$$F_d = F_0 / 2^K$$
,

где *F*<sub>0</sub> – частота дискретизации принимаемого сигнала; 2<sup>*K*</sup> – коэффициент децимации.

Сигналы квадратур с частотой дискретизации  $F_d$  поступают на входы следующих ФНЧ. В функции указанных ФНЧ входит предотвращение эффекта наложения спектров при реализации процедуры передискретизации на приеме. Сигналы  $S_I$  и  $S_Q$  с выходов ФНЧ поступают на входы схем передискретизаторов квадратурных каналов. Структура передискретизатора на примере схемы передискретизации синфазного канала представлена на рисунке 7. Отсчеты сигнала  $S_I$  записываются в буфер передискретизатора с частотой дискретизации  $F_d$ . Основой передискретизатора является целочисленный накапливающий сумматор, формирующий пилообразный сигнал.

Старшие 10 разрядов накапливающего сумматора формируют адрес для обращения в таблицу полиномов Лагранжа (ROM, *аббр. от англ.* Read Only Memory, MSB, *аббр. от англ.* Most Significant Bit на рисунке 7).

Как только накапливающий сумматор передискретизатора переходит через максимальное значение (wrap around), вычисляются выходные отсчеты передискретизатора. Момент wrap around определяет изменение из единицы в ноль старшего разряда накапливающего сумматора. Для иллюстрации работы передискретизатора на рисунке 8 представлены отсчеты старшего разряда накапливающего сумматора и отсчеты собственно сумматора. Старший разряд принимает значения 1 и –1. Отсчеты накапливающего сумматора изменяются от 0 до 1 в соответствии со значением коэффициента  $\mu_k$ . В рассматриваемом случае  $F_s = 20$  МГц,  $F_d = 140$  МГц. В итоге передискретизатор вычисляет свертку отсчетов сигнала с соответствующим набором коэффициентов интерполирующего полинома Лагранжа:  $X = \sum_{n=0}^{7} L[k][M]S_{I}(k)$ .







на входе и выходе передискретизатора. В демодуляторе присутствуют петли фазовой и

частотной автоподстройки [11]. В качестве детектора сигнала ошибки в петли подстройки по несущей частоте используется фазовый детектор с перемножением сигналов  $I_p$  и  $Q_p$ :

$$\varepsilon_{\varphi}=I_pQ_p.$$

Сигнал ошибки частотного детектора вычисляется следующим образом:

$$\varepsilon_f = I_p(n)Q_p(n-1) - Q_p(n)I_p(n-1),$$

где  $I_p(n), Q_p(n), Q_p(n-1), I_p(n-1)$  – текущие и задержанные сигналы «prompt».



Получаемые сигналы ошибок поступают на входы петлевых фильтров.

Для реализации петли по задержке демодулятор включает в себя согласованные фильтра квадратурных каналов: «early» – с опережением на пол чипа, «late» – с запаздыванием на пол чипа (PRS на рисунке 6 – генератор заданной последовательности). Детектор ошибки петли по задержке реализован по схеме типа «early–late» [3, 4].

Сигнал ошибки, определяемый как:

$$\varepsilon_{\tau} = I_p(I_l - I_e) + Q_p(Q_l - Q_e),$$

поступает на вход петлевого фильтра.

Сигнал µ<sub>i</sub> с выхода петлевого фильтра управляет коэффициентом передискретизации:

$$\tilde{k}_p = \tilde{k}_{p0} + \mu$$

где  $\tilde{k}_{p0} = \lfloor \cdot \rfloor ((2F_s/F_d)2^{32})$  – номинальный коэффициент передискретизации демодулятора.

Собственно, в реализации подстройки в петле по задержке и состоит основное отличие предложенного подхода. В традиционном демодуляторе петля по задержке управляет генератором, который фактически формирует опорные «early», «late» и «prompt» последовательности. В рассматриваемом демодуляторе петля по задержке управляет коэффициентом передискретизации.

При построении демодулятора с переменной чиповой скоростью фактически предлагается двухступенчатое преобразование частоты дискретизации. Первая ступень соответствует децимации на СІС-фильтре. Коэффициент децимации СІС-фильтров выбирается таким образом, чтобы выполнялось условие:  $F_0/2^K \ge 2F_S$ .

Передискретизация в демодуляторе обеспечивает преобразование частоты дискретизации с коэффициентом:

$$k_p = 2F_S/(F_0/2^K).$$

В качестве иллюстрации использования предлагаемого подхода рассмотрим реализацию целочисленной модели демодулятора сигналов на примере приема сигнала ФМ-2. Частота следования чипов  $F_S$  соответствует 0,5; 1; 2,5; 5; 10; 20 МГц. При формировании расширения использовались укороченные последовательности Голда длиной  $N_I$  от 2000 до 80000. Скорость передачи данных  $f_b = 250$  Гц. Частота дискретизации принимаемого сигнала  $F_0 = 280$  МГц. Параметры демодулятора сведены в таблицу 1.

ТАБЛИЦА 1.	Параметры	демодулятора
TABLE 1	Demodulator	Parameters

<i>F<sub>S</sub></i> , МГц	Коэффициент Передискретизации k <sub>P</sub>	Коэффициент Децимации (2 <sup>к</sup> )	
20	2/7	2	
10	2/7	4	
5	2/7	8	
2,5	2/7	16	
1	8/35	32	
0,5	8/35	64	

Реализация модели демодулятора для  $F_S = 20$ МГц иллюстрируют отсчеты сигналов, представленные на рисунках 10–12. Проблемы синхронизации по несущей частоте подробно описаны в работе [11]. Основное внимание уделим синхронизации по задержке. Вхождение демодулятора в синхронизм иллюстрирует рисунок 10, который демонстрирует подстройку коэффициента передискретизации  $k_p = \tilde{k}_p/2^{32}$ . Заметим, что коэффициент передискретизации «стягивается» к номинальному значению, равному 2/7 (красная линия на рисунке). На рисунке 11 показаны отсчеты выходных сигналов квадратурных каналов  $I_p$  и  $Q_p$ , а на рисунке 12 – фазовая диаграмма демодулятора в установившемся режиме.





демодулятора в синхронизм (захват демодулятора). Окружности задают области захвата демодулятора. Алгоритм определения вхождения демодулятора в захват на основе анализа фазовых диаграмм принимаемого сигнала предложен в [11]. По виду точек на фазовой диаграмме, представленной на рисунке 12, можно судить об энергетических потерях приема. Полученное «сжатие» точек косвенно свидетельствует о малых потерях, обеспечиваемых предложенным демодулятором. На рисунках 13а, 13с, 13е представлены результаты моделирования, иллюстрирующие процесс синхронизации демодулятора для  $F_S = 20$  МГц при  $E_S/N_0 = -35$  дБ.



Рис. 13. Результаты моделирования, иллюстрирующие процесс синхронизации демодулятора для  $F_s = 20$  МГц (слева) и  $F_s = 5$  МГц (справа): коэффициенты передискретизации (a, b); отсчеты сигналов  $I_p - x$  и  $Q_p - o$  (c, d); фазовые диаграммы принимаемых сигналов (e, f)

Fig. 13. Modeling Results Demodulator Acquisition Process Illustrated for  $F_s = 20$  MHz (left) and  $F_s = 5$  MHz (right): Resampling Coefficient (a, b); Signal Samples  $I_p - x$  and  $Q_p - o$  (c, d); Receiver Signal Phase Diagrams (e, f)

15

Рисунок 13а иллюстрирует синхронизацию по задержке. На рисунке 13с представлены отсчеты выходных сигналов демодулятора, а на рисунке 13е – соответствующая фазовая диаграмма принимаемого сигнала.

Для иллюстрации перестройки демодулятора по чиповой скорости на рисунках 13b, 13d, 13f и 14 показаны результаты моделирования для ряда чиповых скоростей:  $F_S = 5$ , 1 и 0,5 МГц. При  $F_S = 5$ МГц, так же, как и для  $F_S = 20$  МГц, коэффициент передискретизации стремится к 2/7. При  $F_S = 1$  и 0,5 МГц петля подстройки по задержке «стягивает» коэффициент передискретизации к 8/35. Во всех случаях подавляющее большинство точек на фазовых диаграммах лежит внутри областей захвата.





Fig. 14. Modeling Results Demodulator Acquisition Process Illustrated for  $F_s = 1$  MHz (left) and  $F_s = 0.5$  MHz (right): Resampling Coefficient (a, b); Signal Samples  $I_p - x$  and  $Q_p - o$  (c, d); Receiver Signal Phase Diagrams (e, f)

### 3. Выводы

В работе обсуждаются проблемы синхронизации по задержке в демодуляторах сигналов с прямым расширением спектра. При классическом подходе к реализации демодуляторов, основанном на синхронной дискретизации, особые трудности возникают при перестройке по скорости следования чипов.

Предложен подход к построению демодуляторов сигнала с прямым расширением спектра. В работе предложено использовать алгоритмы преобразования частоты дискретизации (передискретизации) с использованием полиномиальной интерполяции.

В настоящее время известны различные варианты построения интерполяторов. Например, на основе схемы Фарроу или же на основе структуры, подобной интерполирующему КИХ-фильтру. В работе предлагается использовать последний подход. Отсчеты интерполирующих полиномов хранятся в табличном виде, а фаза интерполятора выбирает соответствующие отсчеты полиномов. Отсчеты на выходе передискретизатора вычисляются как свертка указанного набора и отсчетов принимаемого сигнала.

Показано, что основное преимущество предложенного подхода проявляется при решении задачи реализации демодулятора с переменной чиповой скоростью. В качестве иллюстрации использования метода передискретизации показана реализация демодулятора сигнала с набором чиповых скоростей от 0,5 до 20 МГц. Демодулятор сочетает в себе децимирующие СІС-фильтры с коэффициентом децимации, равным степени двойки, и передискретизаторы с дробным рациональным коэффициентом преобразования частоты дискретизации.

Приводятся результаты компьютерного моделирования предложенного демодулятора. Качественный анализ результатов моделирования по «сжатию» точек фазовой диаграммы свидетельствует о малых энергетических потерях предлагаемого демодулятора. Следует особо подчеркнуть, что предложенный подход позволяет реализовать демодуляторы с непрерывной перестройкой по чиповой скорости. Это обеспечивает реализацию демодуляторов в различных системах навигации и связи. В частности, в системах спутниковой навигации и системах связи с кодовым разделением каналов. В заключение представляется целесообразным остановиться на обсуждении аппаратной реализации демодулятора. Во-первых, все представленные здесь результаты моделирования были получены с использованием арифметики с фиксированной точкой. Соответственно предложенный демодулятор не требует существенных вычислительных затрат и может быть реализован, в частности, на элементах программируемой логики. Во-вторых, реализация передискретизатора не требует значительных объемов памяти. ROM для хранения коэффициентов полиномов Лагранжа в рассматриваемой модели демодулятора составляет всего 16 кбайт. Во-третьих, выбор структуры с передискретизацией представляется предпочтительным в контексте общего построения цифрового приемника, так как предлагаемая реализация демодулятора не требует перестройки частоты дискретизации и фильтров, ограничивающих полосу сигнала на входе АЦП.

### Список источников

1. Gardner F.M. Interpolation in digital modems. Part I: Fundamentals // IEEE Transactions on Communications. 1993. Vol. 41. Iss. 3. PP. 501–507. DOI:10.1109/26.221081

2. Erup L., Gardner F.M., Harris R.A. Interpolation in digital modems. Part II: Implementation and performance // IEEE Transactions on Communications. 1993. Vol. 41. Iss. 6. PP. 998–1008. DOI:10.1109/26.231921

3. ГЛОНАСС. Принципы построения и функционирования. Под ред. А.И. Перова, В.Н. Харисова. М.: Радиотехника, 2010. 800 с.

4. Кинкулькин И.Е. Глобальные навигационные спутниковые системы. Алгоритмы функционирования аппаратуры потребителя. М.: Изд-во «Едитория УРСС», 2018. 325 с.

5. Rec. ITU-R TF.1153-4 (08/2015). The operation use of two-way satellite time and frequency transfer employing pseudorandom noise code.

6. Gardner F.M. Phaselock Techniques. John Wiley & Sons, 2005. 450 p.

7. Mengali U., D'Andrea A.N. Synchronization Technique for Digital Receivers. New York: Plenum Press, 1997.

8. Meyer H., Moeneclaey M., Fechtel S.A.H. Digital Communication Receivers. New York: John Wiley & Sons, 1998.

9. Farrow C.W. A continuously variable digital delay element // Proceedings of the IEEE International Symposium on Circuits and Systems (Espoo, Finland, 7–9 June 1988). IEEE, 1988. PP. 2641–2645. DOI:10.1109/ISCAS.1988.15483

10. Hogenauer E. An economical class of digital filters for decimation and interpolation // IEEE Transactions on Acoustics, Speech, and Signal Processing. 1981. Vol. 29. Iss. 2. PP. 155–162. DOI:10.1109/TASSP.1981.1163535

11. Брусин Е.А. Реализация начальной синхронизации демодулятора сигнала с прямым расширением спектра с использованием частотной автоподстройки // XIII Международная научно-техническая и научно-методическая конференция «Актуальные проблемы инфотелекоммуникаций в науке и образовании» (Санкт-Петербург, Российская Федерация, 27–28 февраля 2024 г.). СПб.: Санкт-Петербургский государственный университет телекоммуникаций им. проф. М.А. Бонч-Бруевича, 2024. С. 504–509. EDN:ZGFNZS

#### References

1. Gardner F.M. Interpolation in digital modems. Part I: Fundamentals. *IEEE Transactions on Communications*. 1993;41(3): 501–507. DOI:10.1109/26.221081

2. Erup L., Gardner F.M., Harris R.A. Interpolation in digital modems. Part II: Implementation and performance. *IEEE Transactions on Communications*. 1993;41(6):998–1008. DOI:10.1109/26.231921

3. *GLONASS. Principles of Construction and Functioning.* Edited by A.I. Perov, V.N. Kharisov. Moscow: Radiotekhnika Publ.; 2010. 800 p. (in Russ.)

4. Kinkulkin I.E. *Global Navigation Satellite Systems. Functioning Algorithms of Consumer Equipment.* Moscow: Editoriia URSS Publ.; 2018. 325 p. (in Russ.)

5. Rec. ITU-R TF.1153-4. The operation use of two-way satellite time and frequency transfer employing pseudorandom noise code. August 2015.

6. Gardner F.M. Phaselock Techniques. John Wiley & Sons; 2005. 450 p.

7. Mengali U., D'Andrea A.N. Synchronization Technique for Digital Receivers. New York: Plenum Press; 1997.

8. Meyer H., Moeneclaey M., Fechtel S.A.H. Digital Communication Receivers. New York: John Wiley & Sons; 1998

9. Farrow C.W. A continuously variable digital delay element. *Proceedings of the IEEE International Symposium on Circuits and Systems, 7–9 June 1988, Espoo, Finland.* IEEE; 1988. p.2641–2645. DOI:10.1109/ISCAS.1988.15483

10. Hogenauer E. An economical class of digital filters for decimation and interpolation. *IEEE Transactions on Acoustics, Speech, and Signal Processing*. 1981;29(2):155–162. DOI:10.1109/TASSP.1981.1163535

11. Brusin E. Implementation Direct Spread Spectrum Signals Demodulator Acquisition Using Automatic Frequency Control. *Proceedings of the XIIIth International Conference on Infotelecommunications in Science and Education, 27–28 February* 2024, St. Petersburg, Russian Federation. St. Petersburg: The Bonch-Bruevich Saint-Petersburg State University of Telecommunications Publ.; 2024. p.504–509. (in Russ.) EDN:ZGFNZS

Статья поступила в редакцию 28.10.2024; одобрена после рецензирования 09.12.2024; принята к публикации 11.12.2024.

The article was submitted 28.10.2024; approved after reviewing 09.12.2024; accepted for publication 11.12.2024.

### Информация об авторе:

БРУСИН Ефим Александрович кандидат технических наук, руководитель проекта Института радионавигации и времени АО «Обуховский завод», доцент кафедры Электроники Санкт-Петербургского государственного университета телекоммуникаций им. проф. М.А. Бонч-Бруевича

https://orcid.org/0000-0002-6742-2705

Автор сообщает об отсутствии конфликтов интересов. The author declares no conflicts of interests.

18